Справочник - Материнские платы и процессоры

         

Старые песни о главном


Рольф Ричардсон
&laquoЭкспресс-Электроника&raquo, #2/2004

Прошедший год оказался необычайно богатым на новые разработки в области полупроводников. Подтвердила это и традиционная декабрьская конференция International Electron Devices Meeting (IEDM), проводимая Институтом инженеров по электротехнике и электронике в Вашингтоне, которая является своеобразным смотром наиболее значительных достижений в этой сфере. Им мы и посвятим свой рассказ.

О существовании эмпирического закона Гордона Мура (Gordon Moore) сегодня знают многие. Но далеко не всем известно об условии, которое делает возможным его выполнение. Последнее является открытием Роберта Деннарда (Robert Dennard) из IBM и называется условием масштабирования MOSFET (Metal Oxide Silicon Field Effect Transistor). Идея состоит в том, что если удерживать постоянное значение напряженности электрического поля при уменьшении размеров MOSFET, то параметры производительности улучшаются. Это значит, что если, например, сократить длину затвора в n раз и одновременно во столько же раз понизить рабочее напряжение (значение напряженности при этом не изменится), время задержки логического элемента также уменьшится в n раз. Отсюда и жесткая зависимость размеров элементов интегральных микросхем от их производительности.

Впрочем, для минимизации размеров транзисторов необходимо также соответственно масштабировать и другие элементы прибора. Уменьшение длины затвора требует более тонких боковых стенок, менее глубоких истоковых и стоковых переходов и, что в данном случае является самым важным, - более тонкого диэлектрика затвора (двуокиси кремния). При технологических нормах 90 нм его толщина достигает 1,2 нм, что составляет всего 5 атомных слоев. Если и дальше уменьшать толщину слоя диэлектрика, его изоляционные свойства значительно ухудшаются и ток утечки, которым можно пренебречь при больших габаритах элементов транзистора, становится недопустимо большим. Поэтому дальнейшая миниатюризация элементов микроэлектроники превращается в трудоемкую задачу.

С точки зрения физики это вызвано прямой зависимостью электрической емкости пленки диэлектрика затвора от диэлектрической постоянной k материала, из которого он выполнен.
Поэтому высокое значение k - столь желанный показатель для материалов. Судите сами: если значение диэлектрической постоянной для двуокиси кремния составляет 3,9, то, используя другой материал с более высоким значением этого параметра, той же емкости на единицу площади можно достичь при более толстой пленке, и тем самым снизить ток утечки. Именно в этом направлении сегодня двигаются большинство исследователей, и надо сказать небезрезультатно, так как существует немалое количество пленок со значениями k выше, чем у двуокиси кремния (вплоть до 1400!). Однако большая часть из них при соединении с кремнием, к сожалению, теряет термодинамическую устойчивость, а также ряд свойств, необходимых для производства транзисторов. Поэтому для изготовления затвора нужно использовать отличный от поликристаллического кремния материал. По многим причинам более эффективным оказывается сочетание диэлектрической пленки с высоким значением k и металлического затвора (high-k/metal-gate). Именно такой подход недавно удалось успешно реализовать исследователям из Intel. Применив новый сплав для изготовления затвора, они продемонстрировали высокопроизводительные КМОП-транзисторы со стеками high-k/metal-gate. Последние имеют физическую длину затвора 80 нм и толщину изолятора около 1,4 нм. По мнению разработчиков, эта технология позволит осуществить переход на технологические нормы 45 нм. Что касается других реализаций пленок с высоким показателем k, к примеру, Texas Instruments уже более пяти лет работает с силикатами гафния и, по словам специалистов компании, смогла добиться весьма низких значений тока утечки. Как отмечают, такие изоляторы помогут удержать величину токов утечки в допустимых пределах при уменьшении размеров транзисторов в микросхемах. В Texas Instruments заявляют, что кремниевый оксинитрид гафния (HfSiON) обеспечивает необходимый уровень тепловой и электрической совместимости со стандартным КМОП-процессом, а также гарантирует приемлемый уровень подвижности носителей заряда (примерно 90% от аналогичного показателя для диоксида кремния) и стабильность порогового напряжения.


В принципе, потенциал диэлектриков на основе гафния известен давно, однако сложность заключалась в подборе оптимального компонентного состава соединений, и на решение именно этой задачи были направлены усилия Texas Instruments. На фоне оптимизма относительно перспектив материалов с высоким показателем k, нельзя не отметить, что их использование все же порождает ряд проблем. Например, считается, что это приводит к возможному снижению подвижности носителей заряда и смещению порогового напряжения. На один из возможных механизмов снижения подвижности носителей заряда, вызванного генерацией "мягких" фононов, связанных с электронами в канале проводимости, указал в прошлом году Макс Фишетти (Max Fischetti), сотрудник IBM T.J. Watson Research Center, предсказав также значительное снижение тока утечки при использовании его методики. Эффективность данной методики была подтверждена компанией Intel, - ее специалистам удалось снизить обнаруженное IBM рассеяние фононов использованием затвора, состоящего из слоя нитрида титана поверх оксида гафния. Кроме того, частично бороться со снижением подвижности носителей заряда, из-за которой транзисторы срабатывают значительно медленнее, помогает методика "напряженного кремния" (strained silicon). Пожалуй, на этой технологии стоит остановиться подробнее, ведь Intel планирует использовать ее уже при производстве микросхем с проектной нормой 90 нм, то есть совсем скоро. Нельзя не отметить, что идея напряженного кремния предельно проста. Для того чтобы обеспечить удовлетворительный уровень прохождения носителей заряда, специалисты корпорации Intel в буквальном смысле решили растянуть кристаллическую решетку транзистора, тем самым увеличить расстояние между атомами, а значит, и облегчить прохождение тока. При этом инженеры подразделения Logic Technology Development Division разработали два независимых способа "растяжения" кремния для разных типов транзисторов. Напомним, существует два типа CMOS-транзисторов (CMOS, complimentary metal oxide semiconductor - полупроводниковая технология, применяемая при изготовлении всех логических микросхем, включая микропроцессоры и чипсеты): n-типа, обладающие электронной проводимостью, и p-типа - с дырочной проводимостью.


Так вот, в NMOS-устройствах поверх транзистора в направлении движения электрического тока наносится слой нитрида кремния (Si3N4), в результате чего кремниевая кристаллическая решетка "растягивается". В PMOS-устройствах "растяжение" достигается за счет нанесения слоя SiGe в зоне образования переносчиков тока - здесь решетка "сжимается" в направлении движения электрического тока, и потому "дырочный" ток течет свободнее. В обоих случаях прохождение тока значительно облегчается: в первом случае - на 10%, во втором - на 25%. Сочетание же обеих технологий дает 20-30%-ное ускорение протекания тока. Не менее интересна идея перехода к 45-нм технологическому процессу, предложенная компанией AMD. В Токио, на конференции по твердотельным устройствам и материалам (SDDM'2003), AMD продемонстрировала собственные методы борьбы с токами утечки. Ранее в AMD уже сообщали о создании двухзатворного транзистора, а около года назад компания Intel продемонстрировала транзистор с тремя затворами. Теперь свою версию трехзатворного транзистора представили и в AMD. В новой разработке компании объединены сразу несколько перспективных технологий. Во-первых, для создания токопроводящего канала транзистора используется технология полностью обедненного кремния на изоляторе (Fully Depleted SOI - FDSOI). Во-вторых, новые транзисторы будут использовать металлические затворы (изготовленные из силицида никеля, вместо поликристаллического кремния) и иметь "локально напряженный" канал. Такой канал с трех сторон окружен затворами, выполненными из силицида никеля (NiSi). Этот металлосодержащий материал обеспечивает лучшие характеристики по сравнению с традиционным кремнием. Отмечается также, что подобный подход сам по себе обеспечивает более чем двукратное увеличение быстродействия. Стоит сказать, что особенностью SOI-технологий AMD является малая диэлектрическая проницаемость изолирующих пленок, в то время как многие производители работают с пленками с высокой диэлектрической проницаемостью. Использование силицида никеля для создания затворов приводит к возникновению дефектов в кристаллической решетке кремния в токопроводящем канале.





Наличие таких дефектов позволяет электронам быстрее перемещаться по каналу, повышая быстродействие транзистора. Таким образом, технология напряженного кремния компании AMD основана на использовании дефектов кристаллической решетки, которые и применяются для ускорения движения электронов. Сочетание вышеперечисленных технологий позволяет значительно улучшить характеристики транзистора: увеличить ток в открытом состоянии и уменьшить - в закрытом; повысить скорость переключения транзистора и, в конечном итоге, увеличить производительность всей интегральной схемы. В AMD подчеркивают, что по своим характеристикам новая технология превосходит требования Международного плана развития полупроводниковых технологий на 2009 год. Однако в компании полагают, что производство схем на базе новой технологии можно будет развернуть уже в 2007-м. Весьма любопытные результаты в области внедрения техпроцесса с уровнем детализации 45 нм достигнуты Toshiba. На IEDM'2003 японская компания опубликовала данные о результатах тестирования PMOSFET-транзисторов и раскрыла принципы собственного виденья технологии создания напряженного кремния. По данным Toshiba, прирост тока возбуждения в PMOSFET на напряженном кремнии убывает пропорционально уменьшению длины стока, для чего пришлось придумывать достаточно оригинальную технологию изготовления транзисторов, чтобы продолжать получать пользу от напряженного кремния при уменьшении размеров. Речь идет о том, как максимизировать прирост тока возбуждения в NMOSFET- и PMOSFET-транзисторах, чтобы работоспособность КМОП-устройств оставалась на высоком уровне при малом размере. Для исследования свойств были изготовлены CMOSFET-транзисторы с длиной затвора около 40 нм на основе кремний-германиевой технологии (SiGe) с нормами 65 нм. Было также изготовлено устройство на основе обычного, не напряженного кремния. По экспериментальным данным, подвижность носителей положительного разряда в напряженном кремнии повысилась на 33%, электронов - на 107%. Однако при уменьшении длины стока и истока эта разница уменьшалась и достигала примерно 10% при 2 мкм, а при 240 нм в подвижности носителей между напряженным и обычным полупроводником уже не наблюдалось никакой разницы.


Этот эффект исследователи объяснили тем, что "упругое" напряжение, созданное в полупроводнике внешней структурой, которой он обязан своим названием (напряженный кремний) компенсируется напряжением, созданным изоляторами STI (shallow trench isolations), чье влияние становится значимым при уменьшении длины истока и стока. Именно поэтому Toshiba была вынуждена использовать метод напряженного кремния и, не называя точные детали модификаций, сообщила на IEDM'2003 о достижении рекордного показателя тока на уровне 380 мкА/мкм (19%-ное улучшение подвижности носителей по сравнению с обычной технологией) для 2-мкм каналов и 390 мкА/мкм (11%-ное улучшение подвижности носителей по сравнению с обычной технологией) для 240-нм каналов. В Toshiba надеются, что подобный подход поможет улучшить характеристики и следующего поколения полупроводниковых чипов, выпускаемых с соблюдением 45-нм норм. Весьма интересных результатов добились специалисты Института микроэлектроники и информатики Российской академии наук, совместно с британской компанией Sceptre Electronic разработавшие новую архитектуру транзисторов, которая позволяет значительно увеличить их производительность без применения технологии напряженного кремния и дальнейшей миниатюризации. Суть новинки в добавлении примесей с периодически меняющейся концентрацией, благодаря чему значительно повышается подвижность носителей заряда. Российские ученые и их английские коллеги, вместо обычного добавления в кремний атомов примесей равномерно по длине каждой из областей транзистора, решили вносить примесь так, чтобы ее концентрация периодически (с шагом 20-100 нм) изменялась. Для этого была разработана оригинальная модификация ионной камеры, в которой бомбардируемая кремниевыми ионами примесь формирует волнообразную структуру на мишени таким образом, будто бы их пропустили сквозь наномаску. По словам авторов изобретения, данная молекулярная самоорганизация ионов позволяет формировать периодические структуры с малодоступным для современной литографии шагом всего 8 нм.


Напомним, рекорд классической литографической технологии в настоящее время принадлежит компании IBM и составляет 6 нм для длины затвора транзистора и толщины кремниевого канала 4-8 нм. Оказывается, в полупроводнике с периодически меняющейся концентрацией примесей электроны способны двигаться значительно быстрее. Новая технология недорога, легко встраивается в обычный процесс полупроводникового производства и, как рассчитывают ее создатели, сможет составить конкуренцию напряженному кремнию. Хотя до внедрения данной технологии, очевидно, должно пройти немало времени, разработкой российских ученых заинтересовалась компания IQE, представители которой убеждены: технология позволит обрабатывать до 36-38 пластин в час, что почти не уступает литографическому методу. Пожалуй, наиболее интересные результаты исследований на IEDM'2003 представило IBM Research, подразделение компании IBM. Его сотрудники рассказали о разработанной ими технологии получения наноструктур, использующей механизм молекулярной самосборки, "совместимой" с традиционными методами изготовления полупроводниковых компонентов. Ученым IBM удалось получить нанокристаллический массив из полимерных молекул, который, по их заявлению, может служить основой, например, для обычной флэш-памяти. В эксперименте применялись стандартные 200-миллиметровые кремниевые заготовки. По мнению компании, новая разработка позволит существенно упростить изготовление полупроводниковых устройств. Как полагают в IBM, пилотное промышленное внедрение технологии наноструктурной самосборки может начаться уже через три-пять лет. Впрочем, это не единственное громкое достижение компании IBM в ушедшем году - можно вспомнить еще как минимум две передовых разработки в области полупроводников. Необходимо отдать должное специалистам IBM - все они заслуживают пристального внимания. Для начала стоит упомянуть о создании первого транзистора, в котором используется напряженный кремний, размещенный непосредственно на изоляторе (strained silicon directly on insulator - SSDOI) - это, по их утверждению, позволяет добиться повышения быстродействия с одновременным устранением проблем, связанных с массовым производством. Структура SSDOI создана при помощи переноса напряженного кремния, выращенного посредством эпитаксиального метода (слой за слоем) на ненапряженном SiGe, на слой оксида (кремния).


Перед окончательным изготовлением микросхемы слой SiGe был удален. Напряженное состояние слоя кремния сохранялось после выполнения циклов переноса слоев и термической обработки. Увеличение подвижности электронов и "дырок" подтверждено при помощи тестирования MOSFET-транзисторов (полевые МОП-транзисторы), изготовленных по технологии SSDOI. Кроме того, были продемонстрированы полевые транзисторы, изготовленные по технологии SSDOI, размер которых менее 60 нм. По мнению представителей компании, новая технология позволит добиться 80%-ного снижения энергопотребления или 4-кратного прироста быстродействия в сравнении с наиболее передовыми существующими решениями. Кроме того, новая разработка может способствовать значительному прогрессу в такой сфере, как полупроводниковые компоненты для мобильных устройств. К примеру, она способна обеспечить реализацию функций обработки потокового видео в сотовых телефонах. Промышленное внедрение новой технологии IBM начнется, как предполагают, через пять лет. Помимо этого в IBM Research впервые получены транзисторы для КМОП-устройств, в которых применяется гибридная подложка с разной ориентацией кристалла (hybrid-orientation Technology) - это, опять же, обеспечивает увеличение производительности на 40-65% (при уровне детализации 90 нм). Вообще идея постепенной модернизации существующих технологий производства микросхем является наиболее популярной - похоже, что разработчики просто боятся революций. Но изменений не избежать так или иначе и, если говорить о транзисторах, работающих в режиме простого ключа, есть все основания полагать, что в скором времени они будут вытеснены с арены полупроводниковых технологий. Их место могут занять туннельные диоды. Последние были еще изобретены в 1950-х годах, но по сей день практически не применяются из-за сложности интеграции в привычные микросхемы. Ранее казалось, будто эти трудности обусловлены тем, что эффект туннелирования может быть инициирован лишь в случае использования активных зон с одним уровнем потенциального барьера, то есть на границе контакта двух полупроводников (как правило, редких).


Не изменилось ничего и после того, как Лео Есаки (Leo Esaki) продемонстрировал возможность одновременного туннелирования на разных уровнях и создал первый диод методом эпитаксиального роста, за что получил в 1973 году Нобелевскую премию. О туннельных диодах вновь заговорили совсем недавно, когда исследователям университета штата Огайо удалось создать технологию, совместимую с современными КМОП-процессами. Это позволит заменить дорогостоящие высокочастотные узлы на основе арсенида галлия, превращая гетерогенный полупроводниковый чип в гомогенный. В результате использование туннельных диодов, а точнее, нелинейности их вольт-амперной характеристики, позволит создавать логические элементы, содержащие меньшее число транзисторов, а следовательно, занимающие меньше места. В принципе, исследователи уже научились интегрировать туннельные диоды в полупроводниковые чипы, используя технологию низкотемпературного эпитаксиального роста в потоке молекул. Прототипы интегральных туннельных диодов обеспечивают ток, втрое больший, чем у стандартных полупроводниковых диодов, отношение величины пикового тока к стационарному более двух и скорость изменения потенциала около 34 мВ/пс (милливольт на пикосекунду). Наибольшие перспективы относительно туннельных диодов связывают с использованием их вместо шеститранзисторной ячейки SRAM, которая могла бы быть заменена во много раз более эффективной, содержащей один или два управляющих транзистора и туннельный диод. Следует понимать, что о замене транзисторной технологии речь в данном случае все-таки не идет - туннельные диоды, по словам Поля Бергера (Paul R. Berger), профессора из университета штата Огайо, будут лишь дополнять обычные транзисторы. Подразумевается совместное использование туннельных диодов и кремниевых транзисторов в производстве микросхем, что разработчики позиционируют как дешевую альтернативу 90-нм техпроцессу, предполагающую интеграцию туннельных диодов в чип на последних стадиях производства, точно так же, как на микросхему впаиваются медные контакты.


Однако пока инженеры говорят лишь о возможностях новой технологии, а это может косвенно свидетельствовать о достаточно отдаленном ее выходе на массовый рынок. В заключение упомянем о последних рекордах в области полупроводникового производства. На сей раз пальма первенства досталась корпорации NEC, чьи инженеры спроектировали транзистор, длина затвора которого составляет 5 нм - это самый маленький транзистор в мире. Указанная длина затвора примерно вдесятеро меньше, чем допускает наиболее передовая из ныне применяемых технологий серийного производства микросхем. Транзисторы, спроектированные NEC, пока весьма далеки от того, чтобы их можно было применять в составе серийно выпускаемых микросхем. Коммерческие продукты с 6-нм транзисторами появятся не раньше 2020 года. Подводя итог этому повествованию, в который раз убеждаешься в силе инженерной мысли, способной справиться, казалось бы, с непреодолимыми трудностями. Еще года три-четыре назад существовало мнение, будто полупроводниковая технология исчерпала свои возможности и дальнейшая миниатюризация приборов невозможна, однако индустрия здравствует и поныне, и есть все основания полагать, что полупроводниковые интегральные схемы останутся "на коне" как минимум до 2007 года.

Содержание раздела